九鼎创展论坛中文版English
登录 | 立即注册 设为首页收藏本站 切换到宽版
查看: 3716|回复: 0
打印 上一主题 下一主题

嵌入式工程师的四大挑战

[复制链接]
跳转到指定楼层
楼主
发表于 2012-9-6 21:08:47 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式
如果做过开发的人就知道,现在整个嵌入系统的话在整个一个小系统里面需要有一个单独的CPU,现在可能还涉及到一些I/O扩展,还需要一些FPGA,甚至还有一些其他的分立器件。所以说这样的一些分立器件对我们的一个设计者来讲,不管是你的PC面积还是你的功耗都有一个很大的挑战,SoC就是一个趋势!什么叫做SOC?System on chip,every thing is on FFPGA!
通过在电子元件技术网 ( www.cntronics.com )和我爱方案网 ( www.52solution.com )上做过的一系列的问卷调查可知:实际上对软件开发人员,或者嵌入式工程师来讲的话,他所面临的挑战主要就是以下几种:

第一大挑战:
就是我怎么样去提高我的系统性能。因为以前分立器件的话,它的瓶颈除了在于CPU的处理性能,还在于器件与器件之间的一个接口的性能。比如说我怎样把我处理的数据,无损的或者无丢失的传到FPGA这一侧。通过FPGA和外设传到对端系统上面去,这也是属于系统性的一个考虑,就是说CPU的性能和接口性能。

第二大挑战:
分立器件在整个单板上面它的器件量是很大的,在功耗上面也是一个很大的挑战,现在大家都在说节能,针对以前传统的FPGA,Altera Cyclone V是28纳米,比以前它40纳米的器件本身在功耗上就已经降低了40%
(总功耗降低40%,基于ARM的SoC FPGA使用指南[ http://www.52solution.com/data/datainfo/id/6664 ])。同时Cyclone V里面是一个双核的ARM9,它在运行800兆的时候功耗是低于2瓦。

第三种挑战:
减小电路板面积已不是一个新的话题了。当你做了一个系统提升以后,你本身的电路板的面积是可以减小的。

第四种挑战:
所以说对嵌入式设计工程师或者说一个项目经理的话,提高系统性能、降低系统功耗、减小电路板面积、降低系统成本他们所面临的四大需求或挑战!就是整个以上的一个特性就可以保证你整个系统的成本的一个降低。

在最后跟大家分享一个SoC FPGA 开发套件!
下载地址是:http://www.52solution.com/data/datainfo/id/6663
出示后下载见后可获得任何Altera Cyclone V FPGA 开发套件20%的优惠!
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

QQ|手机版|小黑屋|深圳市九鼎创展科技官方论坛 ( 粤ICP备11028681号-2  

GMT+8, 2024-11-22 18:31 , Processed in 0.018762 second(s), 22 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回复 返回顶部 返回列表